- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359234 > MT90520 (Zarlink Semiconductor Inc.) 8-Port Primary Rate Circuit Emulation AAL1 SAR PDF資料下載
參數(shù)資料
| 型號： | MT90520 |
| 廠商： | Zarlink Semiconductor Inc. |
| 英文描述： | 8-Port Primary Rate Circuit Emulation AAL1 SAR |
| 中文描述： | 8端口基本速率電路仿真AAL1特區(qū) |
| 文件頁數(shù)： | 139/180頁 |
| 文件大小： | 1736K |
| 代理商： | MT90520 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁當前第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
MT90520
Data Sheet
139
Zarlink Semiconductor Inc.
Address: 5200 + p*10 (Hex)
Label: CCR_Pp (where p represents the port number)
Reset Value: 0000 (Hex)
Label
Bit
Position
Type
Description
CLKSEL
1:0
R/W
SToCLK Selector.
These bits are used to select the source for the port’s SToCLK output signal:
“00” = MCLK/2
“01” = STiCLK
“10” = PLLCLK (generated by the port’s internal PLL)
“11” = common clock; sourced from either the TDM_CLK input pin (if the EXT_N_INT bit is
set in the Clock Management Configuration Register at 5000h) or from an internal version
of the output signal PRI_REF (if the EXT_N_INT bit is cleared).
Note:
If there is an LOS signal received on this port and the user has selected to source
SToCLK from STiCLK, the user’s configuration will be overridden and SToCLK will be
sourced from PLLCLK.
RTSSEL
3:2
R/W
RTS Clock Selector.
These bits are used to select the source for the internal RTS clock:
“00” = STiCLK (used when transmitting RTS in independent mode or in
ST-BUS
backplane
mode)
“01” = C4M_C2M (used when transmitting RTS in
Generic
backplane
mode)
“10” = PLLCLK (used when receiving RTS & performing clock recovery)
“11” = Reserved.
Note:
When transmitting RTS from a TDM port that is operating in ST-BUS backplane
mode, it is necessary to present a bit-rate clock to the Tx SRTS circuitry. The user must
provide this clock by
presenting a 2.048 MHz clock on the STiCLK input
of the
transmitting port. Due to this restriction, the C4M_C2M backplane clock must be
either an input (“slave” mode), or it must be generated from a reference source
other than this port’s STiCLK input.
FNXISEL
4
R/W
FNXI Source Selector.
This bit is used to select either the FNXI1 or the FNXI2 clock rate for RTS generation or
comparison:
‘0’ = FNXI1_RATE
‘1’ = FNXI2_RATE.
PLL_FREQ_SEL
6:5
R/W
Output Frequency Selector for Internal PLL.
“00” = 1.544 MHz
“01” = 2.048 MHz
“10” = 4.096 MHz
“11” = Reserved.
PLL_MODE_SEL
8:7
R/W
Operating Mode for Internal PLL.
These bits define the operating mode of the PLL.
“00” = Normal mode; output synchronized to the input.
“01” = Holdover mode; output no longer follows the input, but holds last frequency setting.
“10” = Freerun mode; output is fixed to the nominal frequency.
“11” = CPU mode; the output frequency is directly controlled by the programmable
DCO_DIFF_p value, regardless of PLL_INPUT_SEL.
Table 75 - Clocking Configuration Register (one per port)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT90520AG | 8-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT9072 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT9072AB | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT9072AV | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90820 | Large Digital Switch |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90520AG | 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays |
| MT90520AG2 | 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays |
| MT90528 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT90528AG | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT90528AG2 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR |
發(fā)布緊急采購，3分鐘左右您將得到回復。